This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-305256

(43)Date of publication of application: 18.10.2002

(51)Int.CI.

H01L 21/8238

H01L 27/092 H01L 29/43

H01L 29/78

(21)Application number: 2002-033137

(71)Applicant:

SAMSUNG ELECTRONICS CO LTD

(22)Date of filing:

08.02.2002

(72)Inventor:

RHEE HWA-SUNG

CHOE TAE-HEE KIM SANG-SU

LEE NAE-IN

BE KINSHO

(30)Priority

Priority number: 2001 200106407

Priority date: 09.02.2001


Priority country: KR

(54) CMOS SEMICONDUCTOR DEVICE HAVING GERMANIUM-CONTAINING POLYSILICON GATE, AND ITS FORMING **METHOD**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a CMOS semiconductor device having germanium- containing polysilicon gates, and to provide a method of forming the device.

SOLUTION: In this CMOS transistor device, the total amounts of germanium contained in the polysilicon gates of a PMOS transistor and an NMOS transistor per unit area are made equal to each other, and the concentration distributions of the germanium in the polysilicon gates are made different from each other as departing from a gate insulating film. The amount of the germanium in the portion, adjoining the insulating film of the polysilicon gate of the PMOS transistor, is larger than that of the germanium in the portion adjoining the insulating film of the polysilicon gate of the NMOS transistor. It is desirable to adjust the amount of the germanium in the portion adjoining the gate insulating film of the polysilicon gate of the PMOS transistor to twice or more larger than that of the germanium in the potion adjoining insulating film of the polysilicon gate of the NMOS transistor.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出限公開番号 特開2002-305256

(P2002-305256A)

(43) 公開日 平成14年10月18日(2002.10.18)

(51) Int.Cl.'		裁別記号	F I		テーマコード(参考)	
HO1L	21/8238		HO1L	27/08	3 2 1 D	4M104
	27/092			29/62	G	5 F O 4 8
	29/43		,	29/78	301G	5 F 1 4 O
	29/78					

審査請求 未請求 請求項の数19 OL (全 10 頁)


特別2002-33137(P2002-33137)	(71)出職人	390019839		
		三星電子株式会社		
平成14年2月8日(2002.2.8)		大韓民國京機道水原市八達区梅蘿狗416		
	(72)発明者	李 化成		
2001-006407		大韓民国ソウル冠岳区奉天6洞1679-2番		
平成13年2月9日(2001.2.9)		地		
韓国 (KR)	(72) 発明者	▲ペ▼ 金鐘		
		大韓民国京畿道水原市勧善区錦曲祠(番地		
		なし) エルジーピレッジエーピーティ304		
		棟1402号		
	(7A) (D-104 A	100064908		
	(14)1090			
		弁理士 志賀 正武 (外1名)		
		最終質に続く		
	平成14年2月8日(2002.2.8) 2001-006407 平成13年2月9日(2001.2.9)	平成14年2月8日(2002.2.8) (72)発明者 2001-006407 平成13年2月9日(2001.2.9)		

(54) 【発明の名称】 ゲルマニウム含有ポリシリコンゲートを有するCMOS型半導体装置及びその形成方法

(57)【要約】

【課題】 ゲルマニウム含有ゲートを有するCMOS型 半導体装置及びその形成方法を提供する。

【解決手段】 本発明よる装置は、PMOSトランジスタのポリシリコンゲートとNMOSトランジスタのポリシリコンゲートで、単位面積当たり含有されたゲルマニウム総量は同一であり、ゲート絶縁膜から離間するに従ってポリシリコンゲート内のゲルマニウム急度分布が異なり、ゲート絶縁膜に隣接した部分でPMOSトランジスタのポリシリコンゲート内のゲルマニウム含量がNMOSトランジスタのポリシリコンゲート内のゲルマニウム含量は、NMOSトランジスタのポリシリコンゲート内のゲルマニウム含量は、NMOSトランジスタのポリシリコンゲート内のゲルマニウム含量は、NMOSトランジスタのポリシリコンゲート内のゲルマニウム含量に比べて2倍以上の差を有することが望ましい。



. All LOUMINGHE

【請求項19】 前記NMOSトランジスタ領域に対するソースドレイン領域の形成のためのバオン注入は、ヒ 紫ィオンを使用することを特徴とする請求項13に記載のデュアルゲートCMOS型半導体装置の形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はCMOS型半導体メモリ装置及びその形成方法にかかり、より詳細には、ゲルマニウムが含有されたポリシリコンゲートを有するCMOS型半導体装置及びその形成方法に関するものである。

[0002]

【従来の技術】PMOSトランジスタは単独でも使用されるが、普通、CMOS型半導体装置でNMOSトランジスタと共に使用される。CMOS型半導体装置は、PチャンネルMOSトランジスタとれた使用される。CMOS型半導体装置は、PチャンネルMOSトランジスタを1つの半導体装置と共に形成して、相補的な動作をするようにした半導体装置である。従来である。従来を増加させ、動作速度を増加させ、動作速度を増加させる。特に、CMOS型半導体装置で、集積化、電圧特性、速度を増加させるために素子の寸法は減少しながら、各チャンネル型とはるために素子の寸法は減少しながら、各チャンネル型とで、外で、とはデートを形成するポリシリコンにチャンネル型とで、対称的なに電圧動作を可能にする長所がある。

【0003】高性能のデュアルゲート型CMOSトランジスタの形成の時、CMOSトランジスタのうち、PMOSトランジスタのうち、PMOSトランジスタのグート電極を形成するポリシリコンのドーピング不純物としてホウ素を多く使用する。この時、ホウ素のようなP型不純物をドーピングする方法は、ソース/ドレイン領域を形成すると同時にポリシリコンゲートにイオン注入を実施する方法を多く使用する。

【0004】ホウ素をトランジスタのゲートを構成するボリシリコンパターンに不純物として使用する場合、ホウ素が十分にドーピングされなかったり、活性化されなかったりする問題の外に、ドーピングされたホウ素が拡散されて、薄いゲート絶縁膜を経てチャンネルに抜ける問題が発生し得る。特に、CMOS型半導体装置のPMOSトランジスタでゲート絶縁膜は数十人ほどに非常に耐く形成されるので、このような問題は深刻である。ホウ素がゲートを構成するポリシリコン層から抜ける場合、ゲート絶縁膜の付近でゲートを構成するポリシリコン層のホウ素の濃度が減少して、ボリゲートディブリーション効果(PDE:poly-gate depletion effect)を発生させ得る。

【0005】ゲート絶縁膜とチャンネルに拡散されたホ

ウ素は、チャンネル表層のP型不純物濃度を増加させて、ソースとドレインを連結することによって、低電圧でも電流を流す問題を発生させ得る。一方、ホウ素版はけるゲート電極では導電性が低まって、ゲート絶縁に分に、チャンネルに電圧を十分に関連が呼ばなって、ションをは、このような相反的な効果は、デリアートディブリーションは、ゲート絶縁膜とチャンを使用する時、ゲートディブリーションと、これによってトランジスタの特性が低下する問題点を防止できる方法が必要である。

....

【0006】PMOSトランジスタで、ホウ素に関してゲートディブリーションが発生することを防止するための1つの方法は、ポリシリコンからなるゲート電極にゲルマニウムをドーピングして、ホウ素に対する溶解度 (solubility) を増加させる方法である (IEDM. Te chnology Digest. 1990. pp253~256)。即ち、ゲルマニウムを含有したポリシリコンは、ホウ素に対する溶解度が増加して、活性化のためのアニーリング段階等でもホウ素がゲートポリシリコンの外部によく拡散されないようにする。

【0007】ゲルマニウムをゲートを構成するポリシリコン間にドーピングする方法には、他の元素をドーピングする場合と同様に、ソースガスを添加してポリシリコン積層段階で共にCVDによって蒸着する方法と、ゲルマニウムイオンを注入する方法がある。

【0008】CVD積層の場合、通常、シランガス(SiH4)にゲルマニウムソースガスであるGeH4を混ぜてCVDチャンパでインサイチュー方式によって、シリコンゲルマニウムゲート層を形成する。この方法に対する水溶性の高い20乃至30%のゲルマニウム合有シリコンゲート層を形成できる。一方、CVD過程は、通常、熱工程であり、フォトレジストマスクによる部分的なカバーができないので、CMOS半等体装置でNMOS領域にもシリコンゲルマニウムゲート層が形成される。ゲルマニウムは、ドーピングされる不純物の種類に従ってゲートディブリーションに対する効果が異なり、NMOSトランジスタのゲート層で高濃度のゲルマニウムはN型不純物の溶解度を低める問題点がある。

【0009】例えば、10%以上の高濃度の場合、ゲルマニウムは、N型トランジスタのポリシリコンゲートでゲートディブリーションを強化させ、ゲート静電容量を低下させ、トランジスタ特性を低下させ得る。CMOS型半導体装置に対する全体的な考慮において、CMOS型半導体装置のポリシリコンゲートが20%程度のゲルマニウム濃度を有することが望ましい(VLSI Technology Pigest of Technology Papers 1898, pp190~19

OSトランジスタのソース/ドレイン能域に対するイオン注入を共に実施することが一般である。各々のトランジスタ領域で、LDD形態のチャンネル構造を形成するためには、ソース/ドレイン低濃度イオン注入の後にゲートの側壁にスペーサを形成し、スペーサ及びゲートパリーンをマスクで基板に高濃度イオン注入を実施する方式を使用する。

【0023】ソースドレイン形成のための不純物ドーピングが完了されると、不純物の再配置の恐れのために熱処理が多い制約を受ける。従って、ゲルマニウム濃度を調節するためのアニーリングは基板のソース/ドレイン構造を形成するための不純物イオンドーピングの前に実施することが望ましい。

[0024]

【発明の実施の形態】以下、添付した図を参照して、本 発明の望ましい実施形態を詳細に説明する。

【0025】図1は本発明のCMOS型半導体装置のN MOSトランジスタとPMOSトランジスタを対比して 示す側断面図である。

【0026】図1を参照すると、NMOSトランジスタの領域では、ゲートを構成するポリシリコン層10にゲルマニウムがゲート絶縁膜から離間するに従って次第に減少する分布をなす。即ち、ポリシリコン層10の下部、即ち、ゲート絶縁膜12へ近いほど、ゲルマニウム機度は増加するが、上部のゲルマニウム機度は増加するが、上部のゲルマニウム機能を示す。一方、PMOSトランジスタ領域でゲートを構成するポリシリコン層20にはカルを表して、急に変化する形態を示す。即ち、ゲート絶縁膜12の近隣から中間までは、NMOSトランジスタのゲートに比べて高いゲルマニウム含量を示すが、中間以上の上層ではゲルマニウムが急に減少して、ほとんど存在しない形態を示す。

【0027】図2は、図1のような本発明のCMOS型半導体装置の部分を図示的に示す。NMOSトランジスタのゲートポリシリコン層10は、均一なゲルマニウム分布を有し、PMOSトランジスタのゲートポリシリコン層20は中間を基準として、下部21は均一な高いゲルマニウム濃度を有し、中間以上の上部22はゲルマニウム流度を有し、中間以上の上部22はゲルマニウム流度を有し、中間以上の上部22はゲルマニウム流度を含まれない形態を示す。本発明の方法によって、このような理想型に近いゲルマニウム濃度分布に近づくことができる。

【0028】図3乃至図9は、本発明によるCMOS型 半導体装置の形成方法の一例を示す工程断面図である。

【0029】図3を参照すると、基板10にゲート絶縁膜12を形成する。通常、基板10にはゲート絶縁膜の形成の前に、不純物ドーピングによるウェルの形成とSで1(shallow trench isolation)方法等によるポ子分離が行われる。ゲート絶縁膜の厚さは40乃至70A程度に形成し、NMOSトランジスタ領域とPMOSトランジスタ領域で相違に形成され得る。最近のデュアルゲー

トCMOS型半導体装置の場合、高性能素子形成及び高 集積化のためにPMOSトランジスタのゲート絶縁膜1 2を20万至40A程度に形成する場合も多い。ゲート 絶縁膜12としては、基板を酸化雰囲気で高温で酸化し て形成するシリコン酸化膜の他にシリコン窒化酸化膜を 使用する場合もある。

【0030】図4を参照すると、ゲート絶縁版12が形成された基板にポリシリコンシード層を0乃至100A 厚さに形成する。この時、0を含むことは、シード層2 1が形成されない場合を含むことができるという意味である。しかし、高濃度でゲルマニウムが含有されたシリコンゲルマニウム層の効率的な形成のためには、シリコンゲルマニウム層の形成のが地縁膜12にシード層21を形成することが一般である。シード層21は機能に必要な最少の厚さ、例えては、5A程度に積層することが望ましい。シード層21は正程チャンバ気圧を数Torrア至大気圧で、温度をフガスのようなソースを注入してポリシリコンを形成するCVD方法を使用することが一般である。

【0031】図5を参照すると、ポリシリコンシード府21の上に少なくとも20%以上のゲルマニウム含量を有するポリシリコンゲルマニウム層23を積層する。この時、20%の数値は、高性能CMOS型半導体装置のPMOSトランジスタ領域でゲルマニウムがホウ素不純物の下部ゲート絶縁膜及びチャンネル層への拡散を阻止するために適合である数値として、前述した従来技術によって投示された数値である。デュアルゲートCMOS型半導体装置の性能を高めるために、より高いホウ素不純物をポリシリコンゲルマニウム層23のゲルマニウム含量を30%以上に高めることが望ましい。

【0032】ポリシリコンゲルマニウム暦23は、ポリシリコン形成と類似した条件で形成される。例えば、工程温度500万至600℃でシランガスを200sccmに住入しがらゲルマニウム含量を20万至100sccmに住入しがらゲルマニウム含量を20万至40%に調節して、CVDを実施する。ポリシリコンゲルマニウムのな結晶化温度は450万至500℃であり、ゲルマニウム含量が高いと、低まることができる。ただ正確に関節することが増しい。従って、シリコンゲルマニウムでは難しい。従って、シリコンゲルマニウムでは対して、シリコンゲルマニウムに対して、シリコンゲルマニウム層23のダルマニウム濃度が過剰になる場合にも、別MOSトランジスタゲート全体にゲルマニウムが到にならないように工程に余裕度があることが望ましい。

【0033】シリコンゲルマニウム層は、アモルファス 状態に積層することもできる。

. 【0034】図6を参照すると、シリコンゲルマニウム

暦23の確間に続いて、全体ゲート層の一部を構成する 追加シリコン層25を積層する。追加シリコン層25 は、前述のシード層と同一の条件でポリシリコン層で形成することが望ましい。例えば、追加シリコン層はソースガスとしてシランを供給しながら、550万至650で、数Torr乃至大気圧に、CVDによって形成する。積層されるゲート層の総厚さは0.1 μm級CMOS素子の場合、1500万至2500人程度である。

【0035】本発明でシリコンゲルマニウム暦23の上 に追加シリコン層25を積層してゲート層を形成する時 は、2つの間の間の積層厚さ及びシリコンゲルマニウム 層23のゲルマニウム含量に従う制限がある。即ち、本 発明によると、NMOSトランジスタのゲートで下部の シリコンゲルマニウム層23のゲルマニウムが上部追加 シリコン層25まで均一に拡散される。この時、ゲート 層全体に均一に拡散されたゲルマニウムの濃度が要求さ れる水準以下に維持されなければならない。従って、シ リコンゲルマニウム層23のゲルマニウム含量が高く、 厚さが厚いと、追加シリコン層25の厚さは、シリコン ゲルマニウム層の含量と厚さに比例してさらに厚くな る。通常、ゲート層の総厚さは1500乃至2500A になる。従って、前段階のポリシリコンゲルマニウム層 23の積層の時、ポリシリコンゲルマニウム層23のゲ ルマニウム含量が50%以上である場合、シリコンゲル マニウム層23の厚さを適切に減少させる必要がある。

【0036】例えば、シリコンゲルマニウム層の前に積層されたシードポリシリコン層が50人であり、シリコンゲルマニウム層のゲルマニウム含量が30%、厚さが500人であり、NMOSトランジスタのポリシリコンゲートのゲルマニウム含量が10%以下に維持されなければならないと、上部の追加シリコン層25の厚さは950人以上にならなければならない。

【0037】一方、通常のPMOSトランジスタ領域でゲートにシリコンゲルマニウム層23のゲルマニウム含量が20万至30%であると、序さが数百人程度でも十分にホウ素不純物の下部へのディブリーションを抑制できる。従って、ポリシリコンゲルマニウム層23の厚さを厚くする必要はない。

【0038】図7を参照すると、ポリシリコンゲルマニウム層23の上の追加シリコン層25の上にフォトレジストを塗布し、露光及び現像によって、NMOSトランジスタの領域だけを露出させるフォトレジストパターン27を形成する。そして、このフォトレジストパターンをイオン注入マスクでN型不純物のリンイオン注入を表でする。従って、NMOSトランジスタのゲート層には不純物濃度が増加する。この時、イオン注入は、後続のアニーリング工程でNMOSとトランジスタ領域のポリンリコンゲルマニウム層23にあるゲルマニウムが上部の追加シリコン層25に拡散されることを役立つ。N型不純物として、ヒ素を使用できる。通常、ゲート層に対

するイオン注入ドーズ量は、ソース/ドレイン領域に対するイオン注入量と類似したり、多少高い水準の1 E l 5乃至1 E l 6 (10 l b n 2 L 0 l b) イオン/ c m c t る。そして、この時、イオン注入エネルギは10 n 至 6 0 K e V 範囲にする。

【0039】本発明でイオン注入量とイオン注入エネルギは、本発明のゲルマニウム濃度再分布と一定範囲で相関関係を有すると思い、イオン注入の最適条件は経験的に関連要因を考慮したり、実験によって得ることができる。

【0040】NMOSトランジスタ領域のゲート層に対するN型不純物イオン注入に続いて、イオン注入マスクを除去し、拡散アニーリングを実施する。アニーリングを開たよってゲルマニウムのゲート圏内の分布が変形とれる。即ち、アニーリングの前のN型イオン注入の影響によって、NMOSトランジスタ領域ではゲートを経過にかけてゲルマニウムが放されて、均一分を影響にいって、ゲルマニウムは、シード層21とポリシーングルマニウム層23だけに分布する。又、拡散アニーリング段階でゲート層内のゲルマニウム分布が必ずらい、以降のソース/ドレイの熱工やに対するイオン注入に続くアニーリング又は他の熱工やによって、NMOSトランジスタゲート層のゲルマニウム分布が均一になると十分である。

【0041】通常、拡散アニーリングは加熱条件が容易であり、工程時間を短縮できるRTP(rapid thermal processing)方式によって実施され、アニーリングの温度は900で以上で、通常のアニーリングの時間は比べて高くすることが望ましい。拡散アニーリングの時間は10秒乃至1分程度にし、アニーリングの時間も様々な要因によって変更され得る。例えば、ゲート層の厚さか厚いほどアニーリングに時間を十分にし、後続熱工程の温度又は時間が少ないほど拡散アニーリングの時間を十分にする。アニーリングは他の問題がない限り、酸素雰囲気で実施できる。

【0042】図8を参照すると、ゲート僧とゲート絶縁 膜12をパターニングしてNMOSトランジスタ及びPMOSトランジスタのゲートパターン又はゲート電極110、120を形成する。ゲート層のパターニングは、通常のフォトレジスト層塗布と露光及び現像によってフォトレジストゲート電極パターンを形成し、これをエッチングマスクでゲート層をパターニングする方法によって実施される。パターニング過程で、エッチングによるともできる。ゲルマニウムの再分布のための拡放アニーリングは、N型イオン注入に続いて実施されるのに代わりに、ゲート電極の形成の後にゲート電極の側壁損傷を治癒する段階で共に実施され得る。

【0043】拡散アニーリングの結果によると、NMO

Sトランジスタ領域でゲート電極110はゲート層全体にかけてゲルマニウムが分散される。又、PMOSトランジスタ領域でゲート電極120は、シリコンゲルマニウム層の周辺のゲート電極の下部121で主にゲルマニウムが分散される。従って、ゲート電極の上部122にはゲルマニウムがほとんど分布しない。

【0044】ゲートのパターニングの後、ソースドレイン領域の形成のための不純物ドーピングが実施される。不純物のドーピングは主にイオン注入によって実施される。イオン注入は低濃度イオン注入なしに、高濃度イオン注入だけで実施され得る。本実施形態では、LDD形成のために、先ず、低濃度イオン注入を実施する。イオン注入はNMOS領域及びPMOSトランジスタ領域に対して各々実施されるので、例えば、NMOSトランジスタ領域に対する低濃度イオン注入(Nー)が実施される間、PMOSトランジスタ領域はイオン注入マスクで保護されなければならない。又、その反対の場合も成立する。

【0045】図9を参照すると、各トランジスタ領域に対する低濃度イオン注入(Nー. Pー)が実施された後、基板全面に対するコンフォーマルな絶縁膜の積層及び全面異方性エッチングを実施する。従って、ゲート電極側壁にゲートスペーサ130が形成される。スペーサ130は、通常シリコン窒化膜又はシリコン酸化膜からなる。スペーサ130が形成された状態でNMOS及びPMOSトランジスタ領域各々に対する高濃度イオン注入(N+, P+)を実施する。従って、LDD構造のソースドレイン領域及びチャンネルが形成される。

【0046】低濃度及び高濃度イオン注入が実施される時、PMOSトランジスタ領域に対してはゲート電極及びソース/ドレイン領域に対するホウ素イオン注入が実施される。イオン注入エネルギは、N型不純物に比べて数倍程度低い5乃至20KeV、イオン注入ドーズ量は1E15乃至1E16/cm²である。通常、ホウ素イオンはよく拡散されるので、イオン注入エネルギを最少化することが望ましい。ホウ素のドーズ量は、N型不純物のドーズ量と同じかまたは、少し高い水準にする。

【0047】NMOSトランジスタ領域に対しては、不純物としてヒ素イオン注入がゲート電極とソースドレイン領域に対して実施される。イオン注入エネルギは10 乃至60KeV、ドーズ量は1E15乃至1E16/cm²水準に、予めゲート層に実施されたリンイオン注入と同じにする。

【0048】注入されたイオンの拡散、活性化とイオン 注入によるソースドレイン領域の損傷を補償するための アニーリングが実施される。アニーリングの温度は約6 00℃以下、時間は数秒乃至数十秒である。この時のア ニーリングも、予め実施されたNMOSトランジスタゲ ートでのゲルマニウムの拡散及び濃度の均一化に役立つ ことができる。但し、最近、通常に、ソースノドレイン イオン注入の後のアニーリング工程を含む半導体装置の 製造の時に、熱負担を減少させる方向に熱工程を変化さ せる傾向がある。この点において、別途の拡散アニーリ ングなしに、この段階のアニーリングだけでNMOSト ランジスタゲートでゲルマニウムの拡散、濃度の均一化 の効果を得ることは難しい。

【0049】図10を参照すると、基板にチタン又はコパルト金属が100乃至300A、PVD (physical vapor deposition: sputtering) によって蒸着され、アニーリングが実施される。そして、チタン又はコパルトに対するエッチングを実施する。従って、アニーリングによってシリサイドを形成したゲート電極上部と鰭出された基板を除いた部分ではチタン又はコパルトが全部とおいた部分ではチタン又はコパルトが全部と話出を除いた部分ではチタン又はコパルトが全部とおいる。ゲートパターンの上部はPMOS及びNMOSトランジスタ領域で全部10%乃至5%以下のゲルマニウム過度を有するので、金属シリサイド140の形成を妨害しない。ゲート電極110、120の上部金属シリサイド140が基板の金属シリサイド141に比べて厚く形成され得る。この段階でもアニーリング温度に従って、アニーリングによって注入された不純物の活性化が実施される効果を得ることができる。

【0050】図1】乃至図14は、本発明の効果が分かる実験結果のグラフである。この実験は、実際のCMOS型半導体装置の製造工程の条件を考慮して実施した。実験のために、先ず、基板(Sub)にゲート絶縁膜(Ox)を形成する。そして、本発明の実施形態のようにゲート絶縁膜の上にポリシリコンシード層とポリシリコンゲルマニウム層、ポリシリコンカード層及び前層する。各処理に対するゲルマニウムの拡散程度を明確に分かるために、ポリシリコンからなるシード層及び前層は十分な厚さの500人ずつ積層する。そして、ゲルマニウム含量35%のポリシリコンゲルマニウム層を1000人厚さに積層する。

【0051】図11を参照すると、シード層、ポリシリ コンゲルマニウム層、ポリシリコン追加層で全体ゲート 層を形成し、不純物イオン注入なしに、酸素雰囲気で拡 散アニーリングをする。この時、拡散アニーリングのよ うな熱処理はRTP装置等で実施される。通常、RTP 熱処理は、温度900℃以上、時間10乃至60秒程度 で実施される。熱処理の結果は、オージェ電子分光器 (auger electron spectroscope) を使用して得る。オ --ジュ電子分光器は、電子ピームをゲート層に入射し、 反射されるオージェ電子エネルギを測定してゲート層成 分と絶像との比率を測定し、ゲート層の表面から内部 へ、ゲート層を構成する物質を除去しながら、新たに選 出される物質層の成分と含量比率を分析できる。グラフ 上のX軸は物質粒子を入射したスパッタリング時間を分 単位に、Y軸は各時刻での、即ちT、表面からの深さに 従**う敵索(O)、ゲルマニウム(**G e)、シリコン(S i) の原子構成比を示す。図11によると、シリコンゲ シリコンゲルマニウム層の厚さを考慮すると、ゲルマニ ウムはゲート全体厚さにかけて均一に拡散されることが 23 シリコングルマニウム圏

25 追加シリコン層

大韓民国ソウル麻浦区延南河570-41

(72) 発明者 金 相秀 大韓民国京畿道金浦市超城面後平里72-2 番地

(72)発明者 李 来寅 大韓民国ソウル冠岳区奉天3洞(番地な し)冠岳現代エーピーティ117棟1504号 CCO5 DD02 DD43 DD55 DD78
DD81 DD83 DD84 GG10

5F048 AA07 ACO3 BA01 BA14 BB01
BB04 BB05 BB08 BB07 BB08
BB10 BB13 BB18 BC06 BD04
BF06 BF16 BG14 DA25 DA27

5F140 AA00 AA28 AB03 AC01 BE07
BF04 BF11 BF14 BF18 BF21
BF28 BF32 BF37 BF38 BG12
BG14 BG28 BG30 BG32 BG33
BG34 BG37 BG44 BG45 BG52
BG53 BH15 BJ01 BJ08 BK02

BK13 BK15 BK21 BK29 BK39

CB04 CB08

ルマニウム層は積層された状態のゲルマニウム濃度をほ ぼ維持する。従って、単純な拡散アニーリングだけによ っては、ゲルマニウムが拡散されないことを意味する。 【0052】図12を参照すると、図11の実験と同一 の条件でゲート層を積層し、処理するが、熱処理の前に リン酸(Ph+)イオンを注入した。イオン注入の条件 は、20Kev、5.0E15のドーズ濃度である。そ の結果、表層酸化膜の厚さも増加し、ゲルマニウム層の 最高値が23.4%に、最少35%に比べて、多く上下 に拡散されたことが分かる。酸化層にはゲルマニウムが 急に減少して、酸化層はゲルマニウム拡散防止膜の役割 をすることが分かる。たとえゲルマニウム含量がゲート 層全体にかけて均一化されたことではないが、シード層 でゲルマニウム含量は10%以上を示している。 実際の CMOS型半導体装置の形成工程でソード層を非常に薄 くする。

....

【0053】図13を参照すると、図11の実験と同一の条件でゲート層を構成し、酸素雰囲気の拡散アニーリンクとホウ素イオン注入及びイオン注入に対するアニーリングを順次に実施する場合の結果を示す。ゲート層でのゲルマニウム分布が少し広がり、濃度も高濃度領域で少し減少する。しかし、最初のゲルマニウム層でのゲルマニウム分布と多く異なることではない。ゲート層での対してあるということができる。シード層が100A以下に十分に薄いほど、シード層全体に最初のポリシリコンゲルマニウム層のゲルマニウムの濃度に近くゲルマニウムが拡散される。しかし、ゲート層の上部にはほとんどゲルマニウムが拡散されない。

【0054】図14を参照すると、図11の実験と同一の条件でゲート層を構成する。そして、N型不能物のリン酸イオン (Phー)の注入、酸素雰囲気でのアニーリング、ソースドレイン領域の形成のためのヒ素イオンを大いである。この場合の結果を図14に示す。図112を実施する。この場合の結果を図14に示す。図112を被すると、ゲルマニウムがよされて、ゲートしてのゲルマニウムの分布が最初と多く異なることを示している。全領域にかけてゲルマニウムの分布が場ーであるコンゲルマニウム層のゲルマニウムの別のポリシリコンゲルマニウム層の厚さを考慮すると、ゲルマニウム層の厚さを考慮すると、ゲルマニウム層の厚さを考慮すると、ゲルマニウムピゲート全体厚さにかけて均一に拡散されることが

分かる。

[0055]

【発明の効果】本発明によると、CMOS型半導体装置の形成で複雑な工程の変化なしに、NMOSトランジスタ領域及びPMOSトランジスタ領域でゲルマニウムの有効濃度を相違に形成でき、従って、ゲート不純物のディブリーションを効率的に防止して、デュアルゲートCMOS型半導体装置を高性能化できる。

【図面の簡単な説明】

【図1】 本発明によるCMOS型半導体装置のNMOSトランジスタとPMOSトランジスタ部分を共に対比して示す側断面図である。

【図2】 本発明によるCMOS型半導体装置の部分を 図示的に示す部分側断面図である。

【図3】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図4】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図5】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図6】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図7】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図8】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図9】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図10】 本発明によるCMOS型半導体装置の形成方法の一例を示す工程断面図である。

【図11】 本発明の効果を分かるための実験の結果グラフである。


【図12】 本発明の効果を分かるための実験の結果が ラフである。

【図13】 本発明の効果を分かるための実験の結果グラフである。


【図14】 本発明の効果を分かるための実験の結果グラフである。

【符号の説明】

- 10 基板
- 12 ゲート絶縁膜
- 21 ポリシリコンシード層
- 23 シリコンゲルマニウム層
- 25 追加シリコン層



.....



フロントページの続き

(72) 発明者 崔 兌▲ヒー▼ 大韓民国ソウル麻浦区延南洞570~41

(72) 発明者 金 相秀 大韓民国京畿道金浦市霞城面後平里72-2 番地

(72)発明者 李 来寅 大韓民国ソウル冠岳区奉天3洞(番地な し)冠岳現代エーピーティ117棟1504号 Fターム(参考) 4M104 BB20 BB25 BB36 BB38 BB39 CC05 DD02 DD43 DD55 DD78 DD81 DD83 DD84 GG10 SF048 AA07 AC03 BA01 BA14 BB01 BB04 BB05 BB06 BB07 BB08 BB10 BB13 BB18 BC06 BD04 BF06 BF16 BG14 DA25 DA27 SF140 AA00 AA28 AB03 AC01 BE07 BF04 BF11 BF14 BF18 BF21 BF28 BF32 BF37 BF38 BG12 BG14 BG28 BG30 BG32 BG33 BG34 BG37 BG44 BG45 BG52 BC53 BH15 BJ01 BJ08 BK02 BK13 BK15 BK21 BK29 BK39 CB04 CB08